This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JPAB

CLIPPEDIMAGE= JP358070662A

PAT-NO: JP358070662A

DOCUMENT-IDENTIFIER: JP 58070662 A TITLE: DIGITAL INTEGRATED CIRCUIT

PUBN-DATE: April 27, 1983

INVENTOR-INFORMATION:

NAME

KAWASAKI, SHUNPEI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

APPL-NO: JP56168711

APPL-DATE: October 23, 1981

INT-CL (IPC): H04L025/49; H01L027/08

US-CL-CURRENT: 257/208

COUNTRY

N/A

ABSTRACT:

PURPOSE: To reduce the rate of area of wirings on one chip, by decreasing the number of connection lines between circuits, through the transmission of signals between the circuits with multilevel signal.

CONSTITUTION: A binary signal in N-bit on N lines of external connection lines $3a\∼3m$ on an LSI chip 1 is inputted to a signal conversion circuit 2a, where

the binary signal is converted into a multilevel signal. The obtained

multilevel signal is given to signal conversion circuits 2b, 2c through

connection lines 5a∼ 5m, less than N lines, and the signal is inverted into

a binary signal in N-bit and given to a processing circuit 4 and an external device.

COPYRIGHT: (C) 1983, JPO& Japio

09 日本国特許庁 (JP)

① 特許出願公開

⑫公開特許公報(A)

昭58-70662

① Int. Cl.³ H 04 L 25/49 // H 01 L 27/08 識別記号

庁内整理番号 6684-5K 6370-5F ❸公開 昭和58年(1983)4月27日。

発明の数 1 審査請求 未請求

(全 4 頁)

⊗ディジタル集積回路

②特

願 昭56-168711

②出 願 昭56(1981)10月23日

⑰発 明 者 河崎俊平

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

明 紐 書

発明の名称 ディジタル集積回路 特許請求の範囲

第1の複数の配級を介して供給される複数ビットの2値信号を上記第1の複数の配級よりも少ない数の第2の配級に供給するための信号に実換する第1の信号変換回路と上記第1の信号変換回路から出力された信号を元の2値信号に変換する第2の信号変換回路かよびこれらの信号変換回路間を接続するための上記第2の配額とを備えたことを特徴とするディジャル集積回路。

発明の詳細な説明

との発明はディジャル集積回路、特に2個信号 を多値レベルの信号に変換する信号変換回路と多 値信号を2個信号にもどす信号変換回路とを備え たディジャル集積回路に関する。

現在、例えば16ビット系のマイコンを構成するし31(大規模集積回路)にかいては、1チップ上に45,000~68,000個程度のMOSFET等の素子が形成される。しかしたがら、これらの素

子の占める面積は、チップ面板全体の約20~30 ダにすぎず、残りの70~80 ダの面積の大部分 は、チップ上にプロック化して形成された単位的 な機能回路間を接続する配線によって占められて

とれは、これまでのLSIにおいては、1コネクションには1ビットの信号しか送らないようにしていたため、多いときは配線が数百本も必要となっていたからである。

一方、現在、ICにおいては、更に素子を高集 様するVLSI化が進められており、1チップ上 に更に多くの素子、回路が形成されるようになっ てきている。ところが、柔子の増加に伴なって、 ますます各回路間を接続する配級のチップ上に占 める面積の比率が増加してしまうという問題点が ある。

そとで、この発明は、LSIの入出力部かよび 各単位的な回路に、2値信号を多値レベルの信号 に変換し、またこれを逆変換するための信号変換 回路をそれぞれ設け、機能回路間を接続するコネ

特局昭58-78662(2)

クション1本について2ビット以上の信号を乗せて込ることができるようにし、これによって、各回お間のコネクションの本数を被与し、1チップ上に占める配盤の回復の比率を減少させることを目的とする。

以下図面に基づいて本発明を説明する。

第1図は本発明の一実施例を示すものである。 図にかいて、1はLSIチップ、2 a ~ 2 c は L S1チップ)上に設けられた信号変換回路である。 信号変換回路2 a は L S1チップ)の入力部に設けられてかり、外部からNビットの2 値信接を導 入するN本の接続級3 a、3 b ……3 n が接続部かられている。そして、信号変換回路2 a は、外部変換の路2 a は、外部変換して、かっプ)上にプロック化して形成であれている信号を多値レベルの信号に変換して、チップ)上にプロック化して形成である。 当な信号処理回路4の近傍に設けられている信号 変換回路2 b に出力する。従って、上記信号変換回路2 b に出力する。従って、上記信号変換回路4 の近傍に設けられている信号変換回路2 a と 2 b とは、外部接続顧3 a ~ 3 n よりも少ない n 本のコネクション5 a ~ 5 m によって接続されている。

Tなわち、送信部Aにかいては、姿貌線32.3 bより入力された2ビットの2億倍号に対応した4段階の電圧V2~Vdのいずれか一つが選択されることにより、多値レベルの信号に変換されて、一本のコネクション5を通って受信部Bへ送信されることになる。

次に、交信部Bは、特に制限されないが、上記送信部Aから送信された多値レベルの信号によって駆動される4個のインパーまと、デコーま86とを含む。上記インパーまは、それぞれ負荷MOSFETQ_{b1}、Q_{b2}、 Q_{b1} または Q_{b4} とからなる。各駆動用MOSFET Q_{b1} Q_{b4} のグート電極は、それぞれ上記

上記信号変換回路2 b は上記回路2 x により変換された多質レベルの信号を受けて、とれを元の Nビットの2 価信号に逆変換して、信号処理回路 4 に供給する。

なか、信号変換回路2cは、信号処理回路4か 6出力されて信号変換回路2bにて変換された信 号等を、同じく元のNビットの2価信号に変換し て、LSIチップ外部の他の毎個等に供給する。

第2回は上記信号変換回路22~2cの具体的 な回路構成の一例を示すもので、送信部Aと受信 部BとKより一組の信号変換回路が構成されてい る。図面Kは説明を簡単にするため、一例として、 2ビットの2個信号を変換する回路を示してある。

送信部Aは基準電圧発生回路7と、4個のスイッナMOSFBTQ₂₁、Q₂₁、Q₂₁、Q₂₄、以か上びデコーダ8 2を含む。電圧発生回路7は4段階の固定的な電圧V2、Vb、Vc、Vdを発生する。スイッナMOSFBTQ₂₁ ~Q₂₄は、上記電圧発生回路7とAいて発生された電圧V2~Vdを各4別個に引き出すスイッナ級記を有する。また、上記

コネクション 5 化 接続されていて、上記法信部 Aから送出された多値レベルの信号が供給される。 そして、各インベータ $(Q_a, Q_{b_1}) \sim (Q_a,$

 Q_{b4})は、それぞれの駆動用MOSFET Q_{b1} $\sim Q_{b4}$ のW/L比(グート電極の偏Wと長さLとの比)を変えることによって、回路の論理しまい 領電圧が異なるように構成されている。

つまり、各インパータ $(Q_x,Q_{b:t})\sim (Q_x,Q_{b:t})\sim (Q_x,Q_{b:t})$ は、それぞれのしきい値電圧を $V_{th:t}\sim V_{th:t}$ とすると、逸信部Aからの多値レベルの信号 $V_x\sim V_d$ に対して、 $V_{th:t}< V_x< V_{th:t}< V_b$ $< V_{th:t}< V_c< V_{th:t}< V_d$ となるようにされている。

従って、多値レベルの信号の電圧が最も低い V_a のときは、インパーォ (Q_a,Q_{ba}) の出力の みがロウレベルで他のインパーオの出力はハイレベルとなる。 そして、多値レベルの信号の電圧が $V_b \rightarrow V_c \rightarrow V_d$ と 駅 に上がる に 従って、ロウレベルの信号を出力するインパータの数が増えて行く。 デコーダ 8 b は ブライオリティデコーダであっ

持同昭58-70662(3)

て、上配インペータ(Q₁,Q_{b1})~(Q₁,Q_b))からのロウレベルの出力信号の優先度を判別する ことによって、それに応じた2億信号を出力する。 すなわち、多値レベルの信号の電圧に対応された 2値信号を出力することにより、送信部Aにて安 換された多値レベルの信号を元の2ビットの2値 信号に戻して中るのである。

このように、送信部Aにて2個信号を多値レベル信号に変換して受信部Bに送り、これを逆変換するようにしたことにより、個路間を結ぶコネクションの数を減らすことができたのである。

なか、上記実施例では、2 ビットの2 無信号を 変換する回路を説明したが、N ビットの2 無信号 を同様にして多価レベルの信号に変換して送信す ることも可能である。

また、2個信号を多個レベル信号の他、アナログ信号中PCM (pulse code modulation) 等の復々の信号形態に変換して遺信するようにしてもよい。

さらに、第1図に示した信号変換回路2a~2c

に、それぞれ第2図の送信配Aシェび受信部Bの 両機能を持たせて、コネクション5 a ~ 5 a を介 して双方向の信号伝達を行なわせるように構成す ることも可能である。

この発明は以上説明したように構成されているので、Nビットの2個信号に対してNょり少ない口本のコネクションを各単位的回路間に設ければよい。そのため、信号変換回路を設けることとにより、果子の占める面積がその分だけ増加しても、現在の技術では配線の数が減少することによる配線の占有面積の減少分の方が大きいため、LSIを体としてはチップサイズを小さくすることができる。しかも、これによって歩留も向上する。また、配額数が減少するという効果もある。存に本発明は、配額の占有面積の比率が大きくなるVLSIに有効である。

たか、前記受信部B等は、第2図に示す回路に 限定されるものではない。例えば、図示のような しさい値電圧が互いに異なるインパータ(Q。

 $Q_{b\,i}$), $(Q_{a},Q_{b\,i})$ …… Kかえて、多個入力信号がゲートに供給される入力MOSFBTと、そのソースに取列接続された4個の負荷MOSFETとを含むような分圧回路と、この分圧回路における各負荷MOSFBTの接続点にそれぞれの入力が接続された互いKしきい信電圧の等しい複数のインパータとを用いることができる。また、互いにしきい価電圧の異なるインパータにかえて互いに異なる参照電圧が供給される複数のコンパレータを用いることができる。

本発明は実施例に限定されない。例えば、導語3a~3nを、双方向性導撃として用いる場合、信号変換回路2aは、L8I外部から導離3a~3nに供給された信号を、導級5a~5mに供給すべき信号に変換するための変換回路と、導級5a~5mに供給された信号を導級3a~3nに供給するための信号に変換する信号変換回路から構成されて良い。信号変換回路2b,2cも同様に双方向性回路とされて良い。

図面の簡単な説明

第1図は本発明に係るディジョル集積回路の一 実施例を示す概略新視図、第2図はその信号変換 回路の一実施例を示す回路図である。

1 … I C チップ、2 a, 2 b, 2 c … 信号変換回路、5 a ~ 5 n … 配顧(コネクション)、A …送信部、B … 受信部。

代理人 弁理士 薄田 利 睾



